WCCFTech 刚刚放出了有关新一代锐龙 5000 Cezanne APU 的预告，可知升级 Zen 3 架构后的单 CCX 模块可容纳八个 CPU 核心。接口方面，桌面平台将沿用当前的 AM4 插槽，而采用 BGA 焊接的移动平台也将延续当前的 FP6 封装。与此同时，外媒还分享了有关 AMD 霄龙(Epyc)Milan 和锐龙(Ryzen)Vermeer ES CPU 的消息。
首先，和基于 Zen 2 架构的三代锐龙 4000 Renoir APU 相比，升级 Zen 3 架构的锐龙 5000“Cezanne”APU 将迎来综合设计性能的显著提升，且单个 CCX 模块就可容纳 8 个核心。
其次，近期上市的锐龙 4000 APU 已经采用了单芯片的整体设计，但内部仍由两组核心复合组成(每组都是四核 + 4MB L3 缓存)。
目前尚不清楚锐龙 5000 系列 APU 的缓存是否和 4000 系列一样大，此外即便与采用 Zen 2 架构的同代 Matisse CPU 相比，Renoir APU 的缓存容量也缩水严重。
但是统一且更大的 L3 缓存(8MB vs 4MB)，还是让我们对新一代 APU 的性能表现产生了相当高的预期。
Patrick Schur 指出，其已发现一枚 OPN 代码为‘100-000000285-30_Y’的 Cezanne APU 。
由 Sisoftware 数据库可知。该芯片具有 8 核 / 16 线程的设计。但 A0 步进和仅 3.0GHz 的基础频率，只能表明它是一枚早期工程样品。
当然，通过采用双 CCX 设计，AMD 能够将新一代高端移动芯片的核心与线程数量轻松翻倍。
另一个好消息是，锐龙 5000 Cezanne APU 将继续沿用当前的接口(桌面 AM4 插槽 / 笔记本 FP6 封装)。
有趣的是，Patrick Schur 还在 Github 上发现了有关 AMD 霄龙 Milan 和锐龙 Vermmer 的工程样品(ES 版)处理器的一些细节。
由 OPN 代码可知，其具有 64 核心 / 128 线程，基础频率为 1.5GHz、加速频率为 2.2 GHz，且测试是在双路服务器平台上进行的(总计 128 核心 / 256 线程)。
此外 ZimogoretS 发现了基于 Zen 3 架构的锐龙 Vermeer ES CPU 的新名单，证实这枚 AM4 处理器的代号为‘00A20F10h’，且具有 B0 的步进。
不过到目前为止，我们仅确认了锐龙 5000 Cezanne APU 的设计。在上一份报告中，我们已知其将融合 Zen 3 CPU 和 Vega GPU 。
采用增强核心技术的它，将取代自 2020 年 4 月起登陆笔记本市场(以及几个月后登陆桌面平台)的锐龙 4000 Renoir APU 家族。
根据 AMD 的路线图，Zen 3 桌面处理器将早于 Zen 3 桌面 / 移动 APU 发布。照此推算，该公司或于未来几月内择期发布，并在明年 1 月的消费电子展(CES 2021)期间予以展示。
GPU 方面，Cezanne APU 家族仍将在 Vega 的基础上进行打磨，可以视作锐龙 4000 Renoir APU 上见到的 7nm 核显的步进增强版本(首个 A0 步进的芯片，就搭载了 Vega 20 GPU)。
至于 CU 单元的数量，目前已知的信息仍相对有限。虽然 AMD Radeon VII 独显也是基于 Vega 20 GPU(采用 7nm 制程)，但 Vega 10 系列用的却是 14nm 工艺。
不过锐龙 4000 Renoir APU 集成的已经是基于 7nm 增强的 Vega GPU，与锐龙 3000 APU 上的 Vega 相比，每个 CU 的性能已得到巨大的提升。
总而言之，我们可以期待基于 Zen 3 内核的下一代锐龙 5000 Cezanne APU 将带来 CPU 和 GPU 性能上的双重飞跃。
