ITBear旗下自媒体矩阵:

台积电突破技术壁垒:2nm芯片研发成功,晶体管功耗大幅降低!

   时间:2024-10-06 11:42:47 来源:ITBEAR作者:冯璃月编辑:瑞雪 发表评论无障碍通道

据业界预测,相较于现行的N3E工艺,N2工艺有望在维持相同功耗的情况下,实现10%至15%的性能跃升。若以相同运行频率为基准,新制程则能减少25%至30%的能耗,同时提升15%的晶体管密度。

市场观察家指出,尽管台积电2nm晶圆的预估价格攀升至3万美元以上,超越早先2.5万美元的预期,且显著高于目前3nm晶圆的1.85万至2万美元价格区间,但考虑到技术突破与成本投入,这一价格定位仍属合理。每位客户的实际报价将视订单规模与合作深度而定,因此市场所见的3万美元价格仅作为参考。

为满足对2nm技术的旺盛需求,台积电正不断加大研发投入,并推进生产线建设工作。新工艺预计将引入更复杂的EUV光刻技术,甚至可能采用双重曝光工艺,这无疑会增加生产成本。

台积电已规划在2025年下半年启动N2工艺的量产,并有望在2026年前将首批2nm芯片交付客户手中。业界普遍预期,科技巨头苹果将成为这一先进技术的首批受益者之一。

举报 0 收藏 0 打赏 0评论 0
 
 
更多>同类资讯
全站最新
热门内容
网站首页  |  关于我们  |  联系方式  |  版权声明  |  RSS订阅  |  开放转载  |  滚动资讯  |  争议稿件处理  |  English Version