国产RISC-V领域在近期迎来了历史性的突破，知名芯片设计企业睿思芯科在深圳隆重发布了中国首款全自研的高性能RISC-V服务器处理器——灵羽处理器。这款处理器的问世，标志着中国在服务器处理器自主研发领域迈出了重要的一步。
3月31日，在灵羽处理器的发布会现场，睿思芯科还举办了用户启航仪式，庆祝这一重要时刻。服务器处理器领域的技术门槛极高，不仅要求算力、功耗、接口等性能指标的极致表现，还对生态兼容性、稳定性和安全性提出了严苛的要求。因此，这一领域长期被视为国产处理器研发领域的“珠穆朗玛峰”，难以攀登。
RISC-V作为一种新兴的指令集架构，由加州大学伯克利分校主导设计，以开源、模块化和可定制为核心特性，摆脱了传统架构的授权束缚和地缘风险。从最初的AIoT、MCU等轻量级应用场景，到如今的高性能服务器处理器，RISC-V正逐渐成为全球计算架构变革的关键力量。而睿思芯科则是这股变革中的一股不可忽视的中国力量。
睿思芯科的创始人、董事会主席兼CEO谭章熹博士，是RISC-V发明者David Patterson教授的关门弟子，也是唯一的中国大陆博士生。他基于伯克利的先进方法，结合自己对RISC-V十多年的深入研究和实践，带领团队建立了一套快速迭代的微架构和软硬件一体设计工艺协同优化的完整技术体系。正是这样的技术积累，使得睿思芯科能够成功研发出灵羽处理器。
灵羽处理器的发布，打破了国产服务器处理器领域长期存在的“不可能三角”——高性能、CPU核心研发和SoC芯片研发难以三者兼得的问题。这款处理器不仅具备高性能，还拥有高独立性，是首款具备实用能力的国产服务器处理器。
从伯克利实验室到深圳，精简指令集（RISC）的发展经历了四十年的传承。精简指令集诞生于上世纪80年代，旨在通过更简洁高效的指令架构，提升芯片在面积、功耗受限场景下的执行效率。从MIPS、SPARC、PowerPC到ARM，RISC架构推动了计算从工作站、PC走向移动计算和智能终端。
睿思芯科的董事会副主席容志诚博士，是精简指令集发展的亲历者。他在纽约成长，24岁时就获得了首项芯片设计专利，随后在加州大学伯克利分校获得电子工程与计算机博士学位，师从“现代计算机架构之父”David Patterson教授。容志诚博士深度参与了RISC-I与RISC-II两代架构的演进，并在Sun Microsystems创立了首个64位UltraSPARC精简指令集处理器团队，担任首席架构师，成为SPARCv9 64位指令集架构国际标准的起草者之一。
容志诚博士后加入英特尔，担任英特尔中国首席技术官，并创立了英特尔中国研发中心。他在中美两地持续推动软硬件系统创新，见证了三代RISC架构的产业更迭，拥有超过60项专利，应用于最前沿的微处理器和计算机制造技术中。
谭章熹博士则是RISC-V指令集最早一批技术奠基者之一。他从清华大学毕业后赴伯克利深造，加入由Patterson教授主导的RISC-V项目组，从项目早期就参与RISC-V指令集的设计、标准制定与验证推广。毕业后，谭博士加入Pure Storage公司，是其首位芯片设计工程师，参与了关键产品FlashBlade的设计。2017年，他在硅谷创立了自动驾驶芯片公司OURS Technology，并在短时间内成功将其出售给美国自动驾驶独角兽Aurora。
2018年，谭章熹博士选择回国创业，在深圳创办睿思芯科，专注于RISC-V芯片产品的研发。他立下了目标：“希望每一行处理器代码都由中国人写出来。”在他看来，芯片属于工程科学，必须走出实验室，走向产业，才能实现真正的工程迭代和长期突破。
灵羽处理器是睿思芯科多年技术积累的结晶。这款处理器专为高密度推理场景设计，如大语言模型，其性能指标已经比肩Intel和AMD等主流服务器处理器。在性能及能效比方面，灵羽处理器基于公司自研的CPU IP和NoC（片上网络）IP，采用“一芯双核”架构，即32核高性能通用CPU加8核智算LPU，实现了先进乱序执行、高速数据通路与Mesh互联结构。同时，通过软硬件结合的设计-工艺协同优化，显著提升了运算中的能效比，优化了总体拥有成本（TCO）。
在内存与I/O架构上，灵羽处理器也进行了全面升级，支持DDR5高速内存、PCIe 5.0标准和CXL 2.0协议，提供高达8路互联能力。这使其能够满足大模型时代多种新型计算需求，包括20盘以上NVMe全闪存储服务器、8卡GPU直连、最高320核高密度算力以及多达6张400Gbps高性能网卡等复杂部署环境。灵羽处理器还具备企业级RAS特性，满足RISC-V服务器标准，内置专用管理核心并支持动态调节，保障高负载运行的稳定性，满足企业级数据中心需求。
灵羽处理器的发布，不仅展现了睿思芯科在高性能RISC-V处理器领域的技术领先，也展示了其基于CPU核心与NoC结构的全面自研能力，以及通过软硬件一体化设计的协同优化体系，实现高性能、高自主、高完整度的能力。
在发布灵羽处理器之前，睿思芯科已经通过多个差异化CPU核心IP产品持续积累核心优势。2022年中发布的V7 DSP是全球首个将向量核引入专业音频DSP领域的产品，已在国际头部客户中集成量产。2022年底发布的P600则是业内首批商用支持RVV 1.0向量扩展的高性能处理器IP，采用乱序多发射架构，支持DDR5、PCIe Gen5等高带宽接口，已被用于多个数据中心场景。P600架构中的乱序执行、Mesh NoC以及SoC级的性能调优机制，也是灵羽处理器的重要技术基石。
睿思芯科的产品路径表明，在RISC-V的开放体系下，企业可以真正参与架构演化，基于自主技术快速响应新需求，而不是像X86或ARM体系那样只能依赖外购IP等待更新。这种开放性为中国芯片产业打开了一扇真正意义上的“自主可控”之门。
从伯克利实验室到深圳高性能服务器，从SPARC到RISC-V，从一个人的技术延续到一代人的工程体系，精简指令集的故事在中国迎来了新的转折点。睿思芯科与灵羽处理器的成功，不仅是中国芯片产业的一次重大突破，也是全球计算架构变革中的一个重要里程碑。
